Esther

El Esther (C5J) es el próximo paso de la evolución de la línea Nehemías + (C5P), núcleo del VIA C3, incluyendo una migración a un proceso de fabricación de 90 nm de silicio sobre aislante (SOI) el desarrollado por IBM Microelectronics. Los procesadores se fabrican en fabricas de IBM en East Fishkill, Nueva York. El chip fue diseñado como siempre por Centaur Technology (filial de VIA) en Austin, Texas, por un personal permanente de apenas 85 ingenieros.
Las nuevas funciones de este núcleo son:
Promedio de consumo de energía de menos de 1 vatio.
2 GHz y una operación de bajo TDP de 20 vatios. En comparación, los procesadores Pentium-M de núcleo Dothan necesitan 21 (FSB 400) o 27 vatios (FSB 533) para llegar a 2,0 GHz.
Aumento de caché de nivel 2 de 64k a 128k, la asociatividad aumentó de las 16 vías en conjunto asociativo del C3 a 32 vías en conjunto asociativo del C7.
VIA ha declarado que el bus del C7 está físicamente basado en el Pentium-M de 479-pin, pero que utiliza el bus propietario VIA V4 para señalización eléctrica, en lugar de Intel AGTL + Bus Quad Pumbed, evitando una infracción de patentes.
Tecnología "Twin Turbo", que consta de doble PLL, una fija en un reloj de alta velocidad, y el otro a menor velocidad. Esto permite que la frecuencia de reloj del procesador se ajuste en un solo ciclo de procesador, mucho más rápido que la tecnología Intel SpeedStep comparable, proporcionando un mayor ahorro de energía.
Soporte para instrucciones extendidas SSE2 y SSE3.
NX bit en modo PAE para evitar que los errores de desbordamiento de búfer sean explotables por virus o atacantes.
Soporte de hardware para SHA-1 y SHA-256 hashing.
Hardware basado en el multiplicador de Montgomery soporta criptografía de clave pública con tamaño de clave de hasta 32K.